UNIST팀, 4인치 대면적 소자 합성기술 개발
상태바
UNIST팀, 4인치 대면적 소자 합성기술 개발
  • 차형석 기자
  • 승인 2023.08.25 00:10
  • 댓글 0
이 기사를 공유합니다

권순용 교수, 이종훈 교수, 제 1저자 장소라 연구원, 제 1저자 윤아람 연구원, 제 1저자 송승욱 연구원(왼쪽부터).
권순용 교수, 이종훈 교수, 제 1저자 장소라 연구원, 제 1저자 윤아람 연구원, 제 1저자 송승욱 연구원(왼쪽부터).

UNIST(울산과학기술원)는 반도체 소재·부품 대학원 및 신소재공학과 권순용·이종훈 교수팀이 몰리브덴 텔루륨화 화합물반도체(MoTe2)를 이용한 고성능의 p형 반도체 소자를 제작하는데 성공했다고 24일 밝혔다. 차세대 상보형 금속산화 반도체(CMOS) 산업에 실질적으로 사용할 수 있을 것으로 기대된다.

CMOS는 p형 반도체와 n형 반도체가 상보적으로 접합된 소자다. 소비전력이 적은 반도체 소자로 PC, 스마트폰 등 일상적인 전자소자에 널리 사용된다. 실리콘 소재의 CMOS가 주로 사용되는데, 이온(ion)을 주입하는 공정을 통해 p형, n형 반도체 소자를 구현할 수 있다.

차세대 반도체로 각광받고 있는 2차원 물질은 일반적인 3차원 금속전극을 형성할 때 계면에서 다양한 결함이 발생하는 문제점을 가지고 있다. 이를 해결하기 위한 다양한 연구들이 진행됐지만, 대부분의 연구는 n형 반도체에 집중돼있다.

연구팀은 반대로 p형 반도체 중 MoTe2를 활용했다. 화학적 반응으로 박막을 만드는 화학기상증착법(CVD)을 통해 4인치의 큰 면적에서 소자를 합성할 수 있는 기술을 개발했다. 개발된 기술을 기반으로 2차원 반금속(semi-metal)에 3차원 금속을 증착했을 때 일함수가 조절되는 점을 활용해 고성능 p형 트랜지스터를 제작했다.

전하를 옮기는 물질인 ‘전하 운송자’가 들어가지 못하게 막는 배리어층이 최소화된 트랜지스터다. 또한, 3차원 금속이 2차원 금속의 보호막 역할을 해 기존보다 수율이 향상된 트랜지스터 어레이 소자 구현이 가능함을 확인했다.

차형석기자 stevecha@ksilbo.co.kr


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.
주요기사
이슈포토
  • 대형 개발로 울산 해양관광 재도약 모색
  • [기자수첩]폭염 속 무너지는 질서…여름철 도시의 민낯
  • [울산의 小공원 산책하기](3)겉과 속은 달라-애니원공원
  • 아마존·SK, 7조규모 AI데이터센터 울산에
  • 장생포 수국 절정…한여름의 꽃길
  • 울산 첫 수소연료전지발전소 상업운전 시작